歐盟(E.U.)最近啟動一項為期三年的“為下一代高性能CMOS SoC技術(shù)整合III-V族納米半導(dǎo)體”(INSIGHT)研發(fā)計劃，這項研發(fā)經(jīng)費(fèi)高達(dá)470萬美元的計劃重點是在標(biāo)準(zhǔn)的互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)上整合III-V族電晶體通道。其最終目的則在于符合未來的5G規(guī)格要求，以及瞄準(zhǔn)頻寬更廣、影像解析度更高的雷達(dá)系統(tǒng)。
除了IBM (瑞士)，該計劃將由德國弗勞恩霍夫應(yīng)用固態(tài)物理研究所Fraunhofer IAF、法國LETI、瑞典隆德大學(xué)(Lund University)、英國格拉斯哥大學(xué)(University of Glasgow)以及愛爾蘭丁鐸爾國家研究所(Tyndall National Institute)等組織聯(lián)手進(jìn)行。
采用IBM模板輔助選擇性外延(TASE)技術(shù)制造的單晶結(jié)構(gòu)圖——矽晶部份是綠色，III-V族半導(dǎo)體以紅色表示（來源：IBM）
以IBM與隆德大學(xué)為主導(dǎo)的這項計劃可分為兩個階段，IBM專注于傳統(tǒng)平面電晶體原型與III-V族通道，而隆德大學(xué)則將深入研究垂直III-V族電晶體通道的可用性。
“首先，合作伙伴們將先共同確定水平或垂直電晶體原型是否最具有遠(yuǎn)景，”IBM的科學(xué)家Lukas Czornomaz介紹，“接著，我們將聯(lián)手在三年計劃屆滿以前推出一款射頻(RF)測試電路，例如功率放大器(PA)。”
IBM有信心其平面方法將可發(fā)揮效用，因為該公司已經(jīng)在一份去年發(fā)表的研究報告(該報告主題為IBM Scientists Present III-V Epitaxy and Integration to Go Below 14nm)中證實了這一途徑在14nm及其后的可行性。
IBM的工藝途徑是透過其所謂的“模板輔助選擇性外延”(TASE)技術(shù)。研究人員在矽基板上得以相容前閘極(gate-first) CMOS的理想III-V族電晶體通道所在位置生長氧化物銅絲。接著再用III-V材料涂布納米線，使其僅在1納米級或埃級的區(qū)域接觸基板。最后，研究人員從III-V涂布納米線內(nèi)部移去氧化層，因而使III-V族納米管電晶體通道準(zhǔn)確地位于正確位置。
(a)采用IBM技術(shù)整合于矽晶上的III-V族半導(dǎo)體橫截面圖。由堆疊斷層組成的晶種區(qū)(b,c)存在較多缺陷，而遠(yuǎn)離晶種區(qū)域可觀察到完美晶格結(jié)構(gòu)——未與矽晶匹配的部份僅8%，呈現(xiàn)完全松弛的III-V結(jié)構(gòu)(d,e)（來源：IBM）
IBM預(yù)期，毫米波(mmWave)的RF性能功耗水準(zhǔn)比目前更低得多，不僅可用于促進(jìn)5G進(jìn)展，同時還可用于認(rèn)知電腦、下一代物聯(lián)網(wǎng)(IoT)以及基于云端的支援平臺。
INSIGHT計劃的既定目標(biāo)在于使CMOS擴(kuò)展到超越7nm節(jié)點以后，從而開啟一個以超高性能SoC服務(wù)為基礎(chǔ)的全新應(yīng)用范圍。除了IBM與隆德大學(xué)，包括Fraunhofer、LETI、格拉斯哥大學(xué)與丁鐸爾國家研究所等其他合作伙伴也分別為這項計劃貢獻(xiàn)在III-V族CMOS方面的專業(yè)知識與技術(shù)。
移動設(shè)備訪問
